### STRUCTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP2178963

Publication date:

1990-07-11

Inventor(s):

ISHIHARA DAIZO; others: 01

Applicant(s):

MURATA MFG CO LTD

Requested Patent:

☐ JP2178963

Application Number: JP19880335290 19881228

Priority Number(s):

IPC Classification:

H01L27/04

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE:To increase capacitance per a unit area, to reduce an occupying area and to improve the degree of integration by adding MIM type capacitance to Schottky diode type capacitance having comb-shaped

CONSTITUTION:Schottky diode type capacitance having comb-shaped structure is formed of a Schottky electrode 4 shaped onto the surface of a carrier active layer 1 exposed among the fingers 6 of a combshaped ohmic electrode 2 and the ohmic electrode 2. Since MIM(metal-insulator-metal) type capacitance is shaped by the layer structure of the ohmic electrode 2, an insulating film 3 and the Schottky electrode 4, structure in which MIS type capacitance is added to Schottky diode type capacitance is formed. Accordingly, capacitance per a unit area is increased, an occupying area is reduced and the degree of integration can be improved.

Data supplied from the esp@cenet database - I2

#### ⑩日本国特許庁(JP)

① 特許出願公開

## ◎ 公開特許公報(A) 平2-178963

**⑤**Int. Cl. ⁵

識別記号

庁内整理番号

⑩公開 平成2年(1990)7月11日

H 01 L 27/04

C 7514-5F

審査請求 未請求 請求項の数 1 (全4頁)

②特 願 昭63-335290

20出 願 昭63(1988)12月28日

⑩発明者 石原 大造

京都府長岡京市天神2丁目26番10号 株式会社村田製作所

内

⑩発 明 者 坂 本 孝

京都府長岡京市天神2丁目26番10号 株式会社村田製作所

内

⑪出 願 人 株式会社村田製作所

京都府長岡京市天神2丁目26番10号

**19**代 理 人 弁理士 中野 雅房

### 明細白

1. 発明の名称

半導体装置の構造

#### 2. 特許請求の範囲

(1) キャリア活性層の上面にくしかなをしたの少なを形成し、このオーミック電極であるともフィンガー部を絶縁膜により被称を発をできまった。 おいま 一覧を ない カー電極を 設けて ショット キー電極を 設けて ショット キー電極を 設けて ショット キー 電極を 設けて ショット キー 電極を 設ける ことを 特徴と る半導体 装置の構造。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の構造に係り、具体的には GaAs I C において容量を形成するための技術に関 する。

#### 〔背景技術とその問題点〕

GaAs I C における容量の構造としては、 I D 型容量や M I M 型容量、ショットキーダイオード型容量等があるが、このうちでもオーミック電極とショットキー 電極とによって構成されるショットキーダイオード型容量がしばしば用いられる。

#### (発明が解決しようとする課題)

しかして本発明は、くし形構造のショットキーダイオード型容量において、単位面積あたりの容量を増大させ、ICチップに対する容量の占有面積を小さくすることを目的としている。

#### (課題を解決するための手段)

#### 〔作用〕

本発明にあっては、くし形をしたオーミック電極のフィンガー間で露出したキャリア活性層の表

-3-

この結果、ショットキー電極4のキャリア活性層1の表面に直接接触した部分4 aの形状はくし形となり、ショットキー電極4のこの部分4 a は下方に空乏層8が形成されてショットキー電極4のキャリア活性層1と接触した部分4 a とオーミック電極2との間には、ショットキーダイオード型容量が構成される。しかも、くし形構造をしていてオーミック電極2のフィンガー6とショットキー

面に形成されたショットキー電極とオーミック電極とによりくし形構造のショットキーダイオード型容量が形成されている。さらに、オーミック電極と絶縁膜とショットキー電極との層構造によりMIM(netal-insulator-metal)型の容量構造がが形成されているので、ショットキーダイオード型容量にMIM型容量が付加された構造となっており、単位面積あたりの容量を大幅に増加させることができ、同じ容量を得るための占有面積を小さくできてICの高集積化に寄与することができる

#### 〔寒施例〕

以下、本発明の実施例を添付図に基づいて詳述する。

第2図に示すように、半絶緑性のGaAs基板5の上面にはn-GaAsのキャリア活性層1が形成されている。このキャリア活性層1の表面には、第1図に示すようなくし形をしたオーミック電極2が形成される。ついで、オーミック電極2の上からキャリア活性層1の表面には、オーミック電極2

-4-

一例として、電子密度N= 2.0×10<sup>17</sup> cm <sup>-3</sup>の Ga As 悲板を用い、絶緑膜として膜厚 500 人の Si<sub>3</sub>N<sub>4</sub>膜(比誘電率ε=7)をオーミック電極とショットキー電極との間に形成した場合、6.7pF の容量が得られた。これに対し、同じ Ga As 悲板の上に同じ大きさのオーミック電極と、上記ショットキー電極とを形成した同じす法のくし形ショットキー電極とを形成した

場合には、容量は 3.0 pPであった。したがって、 本発明に係る実施例では、2倍以上の容量が得ら れた。

#### (発明の効果)

本発明によれば、くし形構造のショットキーダイオード型容量にMIM型容量を付加することができ、ICチップ表面における単位面積あたりの容量を大幅に増加させることができ、同じ容量を得るためには占有面積を半分に減らすことができ、ICチップの高集積化に寄与することができる。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例におけるオーミック電極と 絶縁膜と ショットキー電極の配置を示す平面図、第2図は同上の半導体装置の断面図、第3図は従来例におけるオーミック電極とショットキー電極との配置を示す平面図、第4図は同上のGa


1 … キャリア活性層 2 … オーミック電極3 … 絶縁膜 4 … ショットキー電極

-7-


6 … オーミック電極のフィンガー

特許出願人 株式会社 村田製作所 代理人 弁理士 中 野 雅 房

-8-



### 第3図 . . 12



# 第 4 図

